字符FPGA软件无线电
字符ABSTRACT
字符目　录
字符第一章　绪论
字符1.1 软件无线电概述
字符在海湾战争中，由于美军的军事通信装备无论是工作频段、通信体制还是信息传输格式等方面，海、陆、空三军都是各自为政，互不兼容。结果导致在作战时各军兵种间无法进行快速沟通、互传信息情报，充分暴露了军事通信互通性差、反应速度慢、带宽太窄、效率太低等问题。在民用通信中也存在互通性差的问题。在欧洲(主要是北欧、西欧)的第一代模拟网发展过程中，基本上各自为政，加入欧洲邮电会议(CEPT)的16个国家，分别共使用6种不同的制式。这些模拟通信体系的制式、频率各不相同，不能互通、兼容。在第二代数字移动通信中，仍有许多种不同的通信体制，如GSM、AMPS、ETACS、PDC、DAMPS、CT2等[3]，这些体制互不兼容，无论给用户还是经营者都带来了极大的不便。除了互通性的问题外，新的通信体制和标准不断提出，通信产品的生存期缩短，开发费用上升，使得传统的通信体制很难适应。
字符目前，硬件工艺水平提高很快，各模块的性能越来越好，这就为新结构的实现提供了先决条件。为了解决这些问题，各国都进行了积极的探索，努力使不同设备既能满足互通的要求，又能满足抗干扰、保密性好的要求；既能使通信设备跟上无线电飞速发展的步伐，又能延长设备的使用寿命。
字符软件无线电充分利用嵌入通信设备里专用芯片的可编程能力，提供一种通用的无线电台硬件平台，这样既能保持无线电台硬件结构的简单化，又能解决由于拥有电台类型、性能不同带来的无线电联系的困难。这样就能使软件无线电台多频段/多模式/多信道/多速率/多协议等多功能通信成为可能。
字符1.2 数字上下变频技术的应用与发展
字符如图1.1所示
字符图1.1　数字上下变频器在数字中频软件无线电中的地位
字符1.3本论文的内容安排
字符第二章　数字上下变频技术理论基础
字符对于一个实的窄带信号：
字符(2-7)
字符但是，在实际中很难实现理想的Hilbert变换的阶跃滤波器，所以准确的解析表示要在实际应用中得到是非常困难的，相比之下，得到基带信号就要容易得多，即将原信号分别与两个本振信号和相乘，再经过低通滤波器就得到了对应的正交基带变换信号，但由于模拟方法产生本振信号的缺点是存在正交误差，从而导致虚假信号的产生。如今，在数字信号处理中，更多的采用数字混频正交变换来进行数字信号的正交基带变换，其两个本振信号正交性可以完全的保证，其基本功能框图如图2.1所示。
字符图2.1　实信号的正交基带变换(下变频)
字符2.1.2 数字上下变频原理
字符数字上变频的原理框图
字符图2.3　抽取前后(D=2)的频谱结构(混叠)
字符图2.4　抽取前后(D=2)的频谱结构(无混叠)
字符图2.5　完整的D倍抽取器结构框图
字符图2.6 内插(I=2)前后的频谱结构
字符图2.7 完整的I倍内插方框图
字符2.3 高效数字滤波
字符图2.8　CIC实现方框图
字符(2-24)
字符2.3.2 半带滤波器的基本理论
字符2.4 数控振荡器NCO中采用的CORDIC算法
字符(2-34)
字符其中P为相位字宽，如果取P=32，计算得K=30。因为i=0时为第一级迭代，所以实际的迭代次数为K+1=31。显然，CORDIC算法可以作为正余弦函数发生器应用于数控振荡器中。在式(2-31)的迭代运算中，由于乘以21相当于将被乘数右移i位，因此，式(2-31)中的迭代运算在电路实现时可化简为移位和加(减)法运算，很适合硬件实现。
字符第三章 数字上下变频器的设计与实现
字符FPGA是在专业ASIC的价格和低可编程性与DSP的完全可编程性和每项功能的高功耗之间的折衷方案。FPGA的可编程性、灵活性和高集成性，在无线研究领域中已经得到了成功的应用。本章将基于FPGA来设计实现可编程的数字上下变频器。
字符3.1.1 数控振荡器NCO的设计
字符图3.2所示的CORDIC算法流水线型设计方框图，采用FPGA实现，该结构有如下优点：
字符图3.2　CORDIC流水线型设计流程图
字符3.1.2 CIC抽取滤波器的设计
字符图3.4 单级积分器的FPGA实现框图
字符在CIC抽取滤波器中，大寄存器动态增长可简化为
字符其中被称为第j级误差源的噪声方差增益，是在输出端通过剪除以后所引起的量化噪声，按公式(3-1)进行计算，当输入数据位16位，抽取倍数为32时，M=2时通过第二级积分器寄存器的位数应该减少4位，其宽度为37位，同理依次递减。这样既可以保证在运行时寄存器有足够的累加精度不会溢出，也可以保证系统运行时不受剪除所产生的噪声影响。重要的是减少了硬件资源的占用。
字符综合上面三个模块的设计，可以得出整个5级CIC级联抽取滤波器在FPGA上实现的结构图如图3.5所示。
字符图3.5　五级级联CIC抽取滤波器FPGA实现结构图
字符3.1.3 HB滤波器的设计
字符图3.6　多级半带滤波器的实现框图
字符图3.7 第一级半带滤波器实现方框图
字符3.1.4 FIR整形滤波器的设计
字符图3.8　FPGA实现分布式算法的硬件结构
字符3.2 基于FPGA的数字上变频设计原理与方案
字符图3.9 整形滤波器的实现框图
字符图3.10　SCIC插值滤波器实现模块框图
字符具体实现的流程图如图3.11所示：
字符图3.11　SCIC插值滤波器实现流程图
字符整个SCIC内插滤波器需要6个积分器和6个梳状滤波器。在传统CIC的实现方法中，实现相同的混叠衰减时需要4级CIC滤波器，即需要4个梳状滤波器和4个积分器。SCIC内插滤波器所占用的硬件资源多了2个积分器、2个梳状滤波器及其它的少量延迟器和加法器。对于乘数因子3和-2，可以用移位器实现，避免了乘法器的引入。
字符图4.1　NCO的时序仿真图
字符4.2 五级级联CIC抽取滤波器FPGA的仿真结果
字符图4.2　CIC的时序仿真结果
字符4.3 半带滤波器的FPGA仿真结果
字符图4.3　半带滤波FPGA仿真波形
字符图4.4　17阶FIR滤波器的波形仿真结果
字符在混频模块中采用了基于CORDIC算法的结构来实现数控振荡器，在保证精度的同时减少了硬件资源耗费；用CIC滤波器和HB滤波器来完成不同系数的抽取(内插)；用FIR滤波器对整个信道进行整形滤波，弥补了CIC滤波器的通带衰减，节省了大量的硬件资源。由于上下变频是个互逆的过程，其大的区别是下变频抽取滤波相对应的是上变频前的插值滤波，所以我只对SCIC滤波器进行了设计。不过，由于时间有限等个人原因，我没能调试出此模块正确的仿真结果，这也是我在毕业设计中大的遗憾之一。
字符后用VHDL语言对各部分进行硬件描述，通过Quartus II平台进行编译并仿真，验证了设计的可行性。
字符致　谢
字符学生签名：