本设计中采用一个5级，16倍抽取，梳状滤波器延时为1的CIC。用VHDL描述并仿真成功后，即接近一个可用的CIC滤波器。通过在Quartus II平台上编译后，可得到仿真结果，如图4.2所示。

哪里有射频培训机构