首 页    培训课程介绍   企业培训   培训报名  付款方式   培训讲师介绍   关于曙海  联系曙海  
 
 
 
 

图3.8 FPGA实现分布式算法的硬件结构

FIR滤波器实质上是一个分节的延迟线,把每一节的输出加权累加,便得到滤波器的输出。在实际应用中,为了减少逻辑资源的占有量和提高系统的运行速度,对FIR滤波器需要进行优化处理。

  由于实现的是固定系数的FIR滤波器,所以可以用利用简化的过程(如查找表)减少设计所耗用的器件资源。 哪里有射频培训机构

 
 
上一页 目录页 下一页  
培训课程学习免费资料创建时间:2020/4/26
 
曙海培训官网版权所有